Tweet
delay trong vdk có hai cách hardware và software... em hỏi thế thì chắc là hardware :happy:. Thực tế là vi điều khiển chẳng có bộ delay nào cả, nó chỉ có Timer và người ta tận dụng nó để tạo ra delay. khi Timer đếm tới 1 giá trị nào đó thì nó sẽ xuất hiện 1 cờ tràn (ngắt) báo cho vi điều khiển biết và reset lại counter (trong môn HTS có thiết kế counter để đếm lên giá trị X nào đó rồi reset - xem lại chỗ đó là thấy).
Timer thì bản chất của nó là một bộ counter (có thêm râu ria gì không nữa thì ko biết cái đó tùy thuộc từng con vdk), ... Counter thì nó được tạo ra từ Flip-flop... nhưng từ con D-flip flop hay con T-flipflop thì mình cũng chịu luôn và cũng không quan tâm vì cái đó là do người thiết kế lựa chọn. Các mạch bạn ở ở HTS thực tế là những mạch cơ bản nhất, sau này học lên môn thiết kế vi mạch với HDL hiểu theo một cách nào đó là ráp những cái mạch cơ bản đó để tạo thành những cái lớn hơn.
Timer thì bản chất của nó là một bộ counter (có thêm râu ria gì không nữa thì ko biết cái đó tùy thuộc từng con vdk), ... Counter thì nó được tạo ra từ Flip-flop... nhưng từ con D-flip flop hay con T-flipflop thì mình cũng chịu luôn và cũng không quan tâm vì cái đó là do người thiết kế lựa chọn. Các mạch bạn ở ở HTS thực tế là những mạch cơ bản nhất, sau này học lên môn thiết kế vi mạch với HDL hiểu theo một cách nào đó là ráp những cái mạch cơ bản đó để tạo thành những cái lớn hơn.