Cho mình hỏi cách liên kết các module trong VHDL, mình liên kết các mudule nhỏ lại thành module top như bên verilog vậy.
xin cảm ơn.
Cho mình hỏi cách liên kết các module trong VHDL, mình liên kết các mudule nhỏ lại thành module top như bên verilog vậy.
xin cảm ơn.