Nguồn: Redirecting...
SHTP-IC (Vườn ươm Doanh nghiệp Công nghệ Cao – Khu Công nghệ Cao TP.HCM) phối hợp cùng ASIC LAB – Khoa Kỹ thuật Máy tính, Trường ĐH Công nghệ Thông tin (UIT) trân trọng mời Quý Thầy Cô và các bạn Sinh viên tham dự Seminar học thuật chuyên sâu lần thứ 2 năm 2025, với chủ đề:
“KIỂM THỬ VI MẠCH: Quy trình kiểm tra giao tiếp các IP tốc độ cao sau chế tạo”
Đối tượng tham dự
Sinh viên, giảng viên, nghiên cứu viên, kỹ sư và những ai quan tâm đến Thiết kế & Kiểm thử Vi mạch, đặc biệt trong lĩnh vực Post-Silicon Test & Validation.
Thời gian & Địa điểm
09:30 – 11:30 | Thứ Tư, ngày 15/10/2025
Phòng C104, Tòa nhà C – Trường ĐH Công nghệ Thông tin, ĐHQG-HCM
Diễn giả & Khách mời
TS. Nguyễn Minh Sơn – Trưởng Khoa Kỹ thuật Máy tính, UIT
Các Nghiên cứu viên – Phòng Nghiên cứu Thiết kế Vi mạch Chuyên dụng (ASIC LAB @ UIT)
Nội dung nổi bật
Phân tích những thách thức thực tế trong quá trình kiểm thử giao tiếp của các IP tốc độ cao trên chip vật lý.
Trình bày quy trình kiểm thử chuẩn mực, đảm bảo độ tin cậy và hiệu năng giữa các khối IP sau chế tạo.
Demo trực tiếp các bài test hiệu năng trên hệ thống đo kiểm tại ASIC LAB.
Thảo luận & giao lưu cùng các chuyên gia về công nghệ đo kiểm chip công nghiệp.
Vì sao bạn không nên bỏ lỡ?
Tiếp cận quy trình kiểm thử vi mạch thực tế đang được áp dụng tại các trung tâm R&D hàng đầu.
Trực tiếp trải nghiệm thiết bị đo kiểm tiên tiến đang vận hành tại ASIC LAB.
Nâng cao hiểu biết về Post-Silicon Validation và các công nghệ kiểm thử IP tốc độ cao.
Đăng ký tham dự ngay hôm nay!
https://forms.gle/1wqHgeopCeDqfVuy5
Số lượng chỗ có hạn – nhanh tay đăng ký để không bỏ lỡ cơ hội học hỏi trực tiếp từ chuyên gia!
