Thay gui lai noi dung LAB 5 (co update quan trong). Cac em download lai ve chuan bi cho can than. Dac biet la phan mo phong pre-synthesis va post-synthesis su dung ModelSim.
Thay se lay bai nay lam bai thi cho mon LAB. Nen cac em can chuan bi that can than.
<a href='http://www.mediafire.com/?c6l68287xp2htw9' target='_blank'>http://www.mediafire.com/?c6l68287xp2htw9</a>
Thu Sau tuan nay, lop buoi sang se chuyen len lop hoc chung voi lop buoi chieu. Lop buoi sang se nghi.
Sang Thu Ba tuan nay Thay cung ko len truong, neu sinh vien nao can lien he thi gap Thay nao buoi chieu.
<!–QuoteBegin–></div><table border=‘0’ align=‘center’ width=‘95%’ cellpadding=‘3’ cellspacing=‘1’><tr><td><b>QUOTE</b> </td></tr><tr><td id=‘QUOTE’><!–QuoteEBegin–>Trên Kit DE2 có một con chip SRAM (offchip memory) có
dung lư ng 256 K 16-bit words (512K 8-bit words). Các pin giao tip SRAM gồm…
<!–QuoteEnd–></td></tr></table><div class=‘postcolor’><!–QuoteEEnd–>
nó là sram có sẵn…
ở đâu thì mình cũng đang tìm <!–emo&:D–><img src=‘http://www.uit.edu.vn/forum/html/emoticons/biggrin.gif’ border=‘0’ style=‘vertical-align:middle’ alt=‘biggrin.gif’ /><!–endemo–>
trong bài hướng dẫn của thầy về modelsim… có cái này
ModelSimTest ins1 (
.Clk(CLK),
. Resetn (RST>N),…
);
cho hỏi cái chỗ ins1 hay insl (số 1 hay chữ L) sao gõ cái nao vô nó cũng success hết vậy.
compile được mà simulation nó báo
Loading work.Testbench
** Error: (vsim-3033) E:/Program/altera/modelsim_starter/modelsim_ase/examples/Testbecnh.v(20): Instantiation of ‘lab5_model2’ failed. The design unit was not found.
<!–QuoteBegin-08520416+24 Apr 2011, 11:11 PM–></div><table border=‘0’ align=‘center’ width=‘95%’ cellpadding=‘3’ cellspacing=‘1’><tr><td><b>QUOTE</b> (08520416 @ 24 Apr 2011, 11:11 PM)</td></tr><tr><td id=‘QUOTE’><!–QuoteEBegin–> 2 điều đó mình nghĩ hoàn toàn khác nhau …
Tạo RAM trên SOPC thì vẫn là on-chip memory thui … chưa kể SOPC là IP Core, mô phỏng thế nào mình vẫn chưa hình dung ra được … <!–emo&:D–><img src=‘http://www.uit.edu.vn/forum/html/emoticons/biggrin.gif’ border=‘0’ style=‘vertical-align:middle’ alt=‘biggrin.gif’ /><!–endemo–> <!–QuoteEnd–> </td></tr></table><div class=‘postcolor’> <!–QuoteEEnd–>
– <!–emo&:(–><img src=‘http://www.uit.edu.vn/forum/html/emoticons/sad.gif’ border=‘0’ style=‘vertical-align:middle’ alt=‘sad.gif’ /><!–endemo–> tạo ram sao ko dùng cái mega wizard … mà tạo SOPC làm gì <!–emo&:(–><img src=‘http://www.uit.edu.vn/forum/html/emoticons/sad.gif’ border=‘0’ style=‘vertical-align:middle’ alt=‘sad.gif’ /><!–endemo–>…
– Ram các bạn tạo trên SOPC ở môn ktmtnc là on-chip memory. Nó cũng là ram nhưng đc thiết kế đặc biệt hơn một chút để phù hợp với IC (trên ic thật là thế, còn trên NIOSII thì ko chắc lắm). Sự khác nhau giữa on-chip memory và off-chip các bạn nên đi hỏi thầy Khải. Theo thông tin mình được biết thì thế mạnh SDS ngày xưa là thiết kế RAM, ROM thầy từng làm bên SDS nên chắc giải thích rõ cách tối ưu RAM ROM thế nào để có on-chip memory.
Thầy ơi cho em hỏi, bữa trước em down modelSim về cài thử mà không cài được. Trên Quartus nó nói nếu mình cài phiên bản Quartus nào thì down phiên bản modelSim đó mà cài. Máy em cài Quartus 9.0sp2 nên em tải modelSim 9.0sp2. Nhưng khi cài nó lại không cho. Thầy có thể giúp em được không?
Cám ơn thầy nhiều! <!–emo&:)–><img src=‘http://www.uit.edu.vn/forum/html/emoticons/smile.gif’ border=‘0’ style=‘vertical-align:middle’ alt=‘smile.gif’ /><!–endemo–>
cái thứ 3 chạy trên con chip SRAM trên kit, do đó không có kit thì chắc là không chạy dc rồi <!–emo&:)–><img src=‘http://www.uit.edu.vn/forum/html/emoticons/smile.gif’ border=‘0’ style=‘vertical-align:middle’ alt=‘smile.gif’ /><!–endemo–>
Thưa Thầy, em nằm trong danh sách nhóm sáng thứ 6 tuần này. Vì chiều thứ 6 em bận học Cơ sở dữ liệu nên xin Thầy cho phép chuyển sang buổi thứ 6 tuần sau ạ.
Em xin cám ơn Thầy.
2 điều đó mình nghĩ hoàn toàn khác nhau …
Tạo RAM trên SOPC thì vẫn là on-chip memory thui … chưa kể SOPC là IP Core, mô phỏng thế nào mình vẫn chưa hình dung ra được … <!–emo&:D–><img src=‘http://www.uit.edu.vn/forum/html/emoticons/biggrin.gif’ border=‘0’ style=‘vertical-align:middle’ alt=‘biggrin.gif’ /><!–endemo–>
Bus Data[15:0] ý pin này chỉ là số bits word
còn bạn muốn xem nó là in hay out gì cũng được
ví dụ nếu là in thì assign Bus_Data = {8’h00,SW[15:8]} chẳng hạn
cho mình hỏi mấy pin này ở đâu vậy, bạn đặt hay là có sẵn tại vì mình có thắc mắc:
bình thường thì SRAM_DQ là data out còn data in thì mình lấy từ SW
thắc mắc của mình:
1/ SRAM_DQ là data out, thì SRAM_QE_N là tín hiệu Q enable. Vậy sao lại có OE chi chỉ??
2/ SRAM_DQ là data in, thì SRAM_QE phải là tín hiệu WREN(write enable) và phải có thêm data out
gửi thầy và các bạn,
Cho em hỏi part4 của lab5 mình sử dụng offchip ram có sẵn trong quartus hay phải tự code để thiết kế ram đó theo mô tả? và nếu sử dụng ram có sẵn thì nó ở đâu?
