Lop Digital Logic nghi hoc chieu Thu Hai(22/11/10)

Cộng đồng UIT Diễn đàn cũ
1

Thong bao:

      Do chieu Thu Hai ( 22/11/2010), Thay co viec ban dot xuat nen lop li thuyet Digital Logic se nghi hoc. 
      Neu cac ban sap sep duoc mot buoi nao khac trong tuan ( tru T3, sang T6), Thay se day bu ngay trong tuan.

T.Khai,

2

em cũng đồng ý với ý kiến học trễ một tuần. Mong thầy xem xét

3

Chào thầy !
Em nghĩ là nên kéo dài thêm 1 tuần để học bù. Chứ học bù trong tuần thì bạn học được bạn không thì không công bằng chút nào !

4

hi, thầy.

Thầy cho em hỏi là sáng 22/11 có đi thực hành lập trình nhúng k thầy.
E cảm ơn.

5

<!–QuoteBegin-08520369+20 Nov 2010, 11:43 PM–></div><table border=‘0’ align=‘center’ width=‘95%’ cellpadding=‘3’ cellspacing=‘1’><tr><td><b>QUOTE</b> (08520369 @ 20 Nov 2010, 11:43 PM)</td></tr><tr><td id=‘QUOTE’><!–QuoteEBegin–> hi, thầy.

Thầy cho em hỏi là sáng 22/11 có đi thực hành lập trình nhúng k thầy.
E cảm ơn. <!–QuoteEnd–> </td></tr></table><div class=‘postcolor’> <!–QuoteEEnd–>
Thưa thầy,
em cũng có cùng câu hỏi với bạn này luôn

còn về lịch học tuần tới tạm thời em thấy không có ngày rảnh để bù

T4 thực hành hệ thống số
T5 chiều có môn hệ điều hành nâng cao (môn này có khá đông K3 học, trong khi HTS cũng có khá đông K2 học, nếu bù chiều T5 thì các bạn có học vừa HTS vừa HDHNC phải chấp nhận bỏ 1 trong 2 ngày này)
T6 thầy bận sáng, chiều thực hành HTS
T7 sáng VXL chiều lý thuyết mạch

Vì thế em nghĩ chắc mình chấp nhận trể 1 tuần là hợp lý nhất

6

Thưa Thầy, em đồng ý với bạn Thành ạ …

7

Chào Thầy … tình hình em và các bạn thấy là không có ngày nào đảm bảo số lượng sv trống hơn 50% để đi học cả …