[Hỏi]Kiến trúc máy tính - FlipFlop blah blah

[11520417]

//Copy nguyên xi từ topic bên Voz qua
Đề như bên dưới ạ , thật sự em bức bí lắm rồi mới đem lên hỏi trên này udency: Search nát cả google udency: Sau khi vẽ lược đồ trạng thái mạch ,bảng chân trị ,em thấy Jc Kc có 1 giá trị duy nhất là 0 và x .Vẽ bìa karnaugh ra thì cũng chả xác định được hàm của Jc và Kc .Em mail hỏi thầy thì thầy bảo cho nối đất :chaymau: Thật sự em chả biết nối như thế nào , có thánh nào vào giúp em không ạ

Thiết kế mạch đếm 3 bit. Đây là mạch tuần tự có 3 J-K flip-
flop và 1 ngõ nhập x. Khi x=0, trạng thái mạch lật không đổi.
Khi x=1, dãy trạng thái là 110, 100, 010, 000 và lặp lại

[10520334]

ai biết cho mình hỏi vậy thì các giá trị 111 101 011 và 001 sẽ như thế nào ko, giúp dùm mình với

[09520130]

//Copy nguyên xi từ topic bên Voz qua
Đề như bên dưới ạ , thật sự em bức bí lắm rồi mới đem lên hỏi trên này udency: Search nát cả google udency: Sau khi vẽ lược đồ trạng thái mạch ,bảng chân trị ,em thấy Jc Kc có 1 giá trị duy nhất là 0 và x .Vẽ bìa karnaugh ra thì cũng chả xác định được hàm của Jc và Kc .Em mail hỏi thầy thì thầy bảo cho nối đất :chaymau: Thật sự em chả biết nối như thế nào , có thánh nào vào giúp em không ạ

110,100,010,000 là 6 4 2 0 mạch này là mạch đếm 3 bit nhưng nó chỉ điếm 6 4 2 0 rồi lặp lại.
mình vẽ mạch đếm không đồng bộ nha.
mình vẽ bằng protues bạn có thể cái và xem kết quả
Capture.PNG

[10520334]

vậy bản chân trị thì các giá trị 111 101 011 001 có thay đổi ko anh

[08520229]

Thiết kế mạch đếm 3 bit. Đây là mạch tuần tự có 3 J-K flip-
flop và 1 ngõ nhập x. Khi x=0, trạng thái mạch lật không đổi.
Khi x=1, dãy trạng thái là 110, 100, 010, 000 và lặp lại

hì hì mạch này có vẻ thú vị ... Nếu học qua State Machine hoặc thiết kế bộ đếm bất đồng bộ thì ... bộp dùng 3 flipflop và 1 mạch reset khi out=7 và kết quả là ... "hơi phí"

cái này em để ý 110, 100, 010, 000, vì dãy này có 3 bit nên thông thường ta sẽ dùng 3 filpflop nhưng mà để ý có 1 giá trị luôn bằng 0 110, 100, 010
, 000.

Nếu bỏ đi 1 flipflop bằng cách nối 1 output với GND (giá trị "0") thì mạch trên chỉ còn đơn giản là mạch đếm 2 bit full (00 -> 01 -> 10 ->11) dùng 2 flip flop với tín hiệu enable là X.

Tới đây thì chắc em "xử" nó được rồi nhỉ :-p. Nếu vẫn chưa được thì gợi ý thêm tý là để ý vào bảng trạng thái của JK-flipflop

[11520489]

nếu vậy đề yêu cầu dùng 3 J-K flip flop có mâu thuẩn không anh???

[10520085]

E nghĩ là 110,101, 011,001 khi x=0 thì giữ nguyên, khi x=1 thì không có trạng thái kế.
Nên bảng trạng thái chúng ta sẽ có 8+4=12 trạng thái

[08520229]

nếu vậy đề yêu cầu dùng 3 J-K flip flop có mâu thuẩn không anh???

Nếu đó là yêu cầu của đề thì mình phải chấp nhận ... nhưng mà cách dễ nhất là đừng cập nhật giá trị cho con flipflop cuối (giữ nó luôn bằng 0) ... Em thử suy nghĩ thử xem. Mạch sẽ là mạch đếm 2 bit full với 1 mạch nào đó có thể buộc con flip flop cuối luôn có giá trị là 0

Còn nếu phải vẽ bản trạng thái thì mình nghĩ cái này dùng 4 trạng thái là được rồi

Current State | Next State
0 0 0 | 0 1 0
0 1 0 | 1 0 0
1 0 0 | 1 1 0
1 1 0 | 0 0 0

Sau đó dùng cái này để xác định giá trị của J,K bằng bảng trạng thái của J-K flip-flop. Rồi từ đó mới dùng bìa K để phân tích ra mạch để tạo giá trị J,K tương ứng. Nhưng mà cái này mình nhớ năm 3 mới được học và bài này cũng chưa cần thiết dùng tới nó

[11520489]

nếu dùng 3 mạch j-k flip-flip thì các trường hợp 111 101 011 và 001 ứng với x=0 và x-1 sẽ như thế nào a

[10520334]

ai biết bản chân trị trạng thái kế típ post dum` e với

[10520643]

Nếu không có thông tin thì cứ giữ nguyên trạng thái của nó đi bạn.-> 16tt