Announcement

Collapse
No announcement yet.

[CE102] Góc học tập Hệ Thống Số

Collapse
X
 
  • Filter
  • Time
  • Show
Clear All
new posts

  • [CE102] Góc học tập Hệ Thống Số

    Chào các bạn chuẩn bị học môn Hệ thống số trong học kỳ I năm học 2013 - 2014, đây có thể là lần cuối cùng môn này được mở chính thức theo chương trình đào tạo vì từ K7 thì môn này đã được đưa vào tủ kính và thay bằng môn Nhập môn Mạch số, về độ khó thì môn Hệ thống số khó hơn do đây là môn được mở cho sinh viên năm thứ 3 trong khi môn kia dành cho sinh viên năm thứ nhất, thêm vào đó việc đã trải qua môn Kiến trúc máy tính là một thử thách đã góp phần làm bàn đạp cho môn Hệ thống số lên một tầm mới.
    Nhằm nâng cao chất lượng học tập môn này thì mình lập ra chủ đề này để tạo một môi trường học tập cho các bạn học môn Hệ thống số cùng nhau trao đổi về kiến thức môn học, cách giải bài tập - đề thi, tầm quan trọng của môn học trong Ngành Kỹ thuật máy tính,..., và hơn hết có thể nhận được sự giúp đỡ của các anh chị Khóa trước.

    [Kế thừa] Việc lập ra chủ đề này là việc kế thừa lại chính việc làm này của các anh chị lớp KTMT05 ở năm học trước, mình sẽ trích lại những vấn đề nổi bật vào chủ đề mới này để giúp các bạn đón nhận nhanh hơn.

    Và giờ là công việc đầu tiên cho các bạn: Tải về 2 cuốn sách để tham khảo (vì vấn đề bản quền mình sẽ không đăng đường dẫn ở đây, bạn nào tìm không thấy thì có thể gửi tin nhắn riêng cho mình), đây là 2 cuốn được dùng làm "sách giáo khoa" cho những sinh viên học môn Hệ thống số và môn Nhập môn Mạch số tương ứng năm ngoái:
    - Cuốn 1: Digital Systems – Principles and Applications, Ronald J. Tocci.
    - Cuốn 2: Digital Design - Principles and Practice, John F. Wakerly.

    Việc tiếp theo là cài đặt phần mềm Quatus II Web Edition v9.0 được cung cấp miễn phí (khuyến cáo, để tương thích với bản cài đặt ở phòng máy của Khoa thì hãy chắc chắn là bạn tải về bản v9.0 chứ không phải v9.0 SP1 hay các phiên bản mới hơn) tại trang chủ của Altera, đường dẫn: https://www.altera.com/download/sw/dnl-sw-index.jsp

    Bài tập tuần 1 nè các bạn: Homework1.pdf

    Dương,
    Thân ái!.
    Last edited by 11520537; 27-08-2013, 01:25.
    Tôi không hối tiếc những gì mình đã làm. Tôi chỉ hối tiếc những gì đã không làm khi có cơ hội!

  • #2
    Chào bạn,
    Phần thực hành mình không biết ra sao, nhưng phần lý thuyết thì không khó lắm đâu.
    Môn này là môn cơ bản nhất trong ngành chúng ta, sẽ gặp lại nó trong hầu hết các môn về sau.
    Vì thế, nếu bạn đi học đầy đủ thì sẽ học tốt môn này thôi. Đừng lo lắng.
    Các bạn cố gắng trao đổi và học tập với nhau như thế này là rất tốt, cố gắng phát huy.
    Mình học môn này cũng kha khá, vì vậy nếu có vấn đề gì khó khăn, mình sẽ giúp các bạn.
    Chúc may mắn,

    Comment


    • #3
      Học tốt môn này + tiếng anh khá tí thì 99% các bạn sẽ pass vòng 1 renesas.
      Trần Trung Ngôn UIT-CE 08520257
      My Blog

      Comment


      • #4
        Originally posted by 08520257 View Post
        Học tốt môn này + tiếng anh khá tí thì 99% các bạn sẽ pass vòng 1 renesas.
        Cái bọn em cần là một "kỹ sư phần cứng" ở đó cơ.:funny: Và cái trước mắt là "sinh viên thực tập" ở đó.
        Tôi không hối tiếc những gì mình đã làm. Tôi chỉ hối tiếc những gì đã không làm khi có cơ hội!

        Comment


        • #5
          Em đã học xong môn này ở hk vừa rồi, đúng là so vs các đề cương ôn tập hay học thì nội dung tương đối dễ hơn nhưng các bài LAB bọn em thực hành đa phần là giống (thầy cô dạy môn này khá nới cho bọn em về khoản chấm các LAB này nên tình trạng hiểu thật và rớt khá nhiều) và đề thi cũng tương đối. Những bài LAB trong quá trình học em còn giữ lại khá kĩ (tự làm nên nhiều lúc đi dây hay vẽ mạch chưa dc gọn lắm nhưng đã dc em test rất kĩ để nộp cho thầy bằng waveform rồi) nên anh chị nào cần em có thể post cho mọi người tham khảo kèm 1 số tài liệu em có được. Hi vọng mấy anh chị học thật tốt môn này. Thân!
          Đặng Thị Kim Luyến
          kimluyen.ce@gmail.com
          (+84)169.790.1226
          University of Information Technology (UIT)

          Comment


          • #6
            Originally posted by 12520799 View Post
            Em đã học xong môn này ở hk vừa rồi, đúng là so vs các đề cương ôn tập hay học thì nội dung tương đối dễ hơn nhưng các bài LAB bọn em thực hành đa phần là giống (thầy cô dạy môn này khá nới cho bọn em về khoản chấm các LAB này nên tình trạng hiểu thật và rớt khá nhiều) và đề thi cũng tương đối. Những bài LAB trong quá trình học em còn giữ lại khá kĩ (tự làm nên nhiều lúc đi dây hay vẽ mạch chưa dc gọn lắm nhưng đã dc em test rất kĩ để nộp cho thầy bằng waveform rồi) nên anh chị nào cần em có thể post cho mọi người tham khảo kèm 1 số tài liệu em có được. Hi vọng mấy anh chị học thật tốt môn này. Thân!
            Cảm ơn em về tinh thần, nhưng việc đăng lên phần báo cáo của các bài thực hành thì không nên diễn ra, khi gặp khó khăn thì có thể trao đổi, hy vọng đến lúc đó em sẽ giúp bọn anh "gỡ rối" là mừng lắm rồi.
            Tôi không hối tiếc những gì mình đã làm. Tôi chỉ hối tiếc những gì đã không làm khi có cơ hội!

            Comment


            • #7
              Hiện tại đang làm bài thực hành số 3, có ai có thượng sách để tạo ra một con D-Flip flop kích cạnh xuống bằng Schematic (kéo thả) không?. Làm đến đây mà chưa tìm ra cách, việc tạo ra con chốt D tích cực mức cao và chốt D tích cực mức thấp thì khá đơn giản, D flip flop kích cạnh lên thì Quatus đã có thư viện hỗ trợ, giờ D flip flop kích cạnh xuống là một ẩn số.
              p/s: đừng có xú dại là dùng con D chủ tớ (dùng 2 con chốt D) rồi thêm cổng not vào nha. Nó vẫn chỉ là một con Flip-flop chủ tớ chứ không phải là một con Flip-flop kích cạnh.
              Tôi không hối tiếc những gì mình đã làm. Tôi chỉ hối tiếc những gì đã không làm khi có cơ hội!

              Comment


              • #8
                ý chú là sao, việc tạo D-flip flop master salve nhằm mục đích kích cạnh mà. Cổng not vào khổi nào là để ngắt chuyển trạng thái trong quá trình mức cao hay thấp nên nó chỉ có hoạt động cạnh thôi.
                D-ff master savle not vào master thì kích cạnh lên còn not vào savle thì kick1 cạnh xuống

                Tui thử và nạp kit rồi kết quả mĩ mãn chú ah , cả 4 con D-ff của đề luôn
                Last edited by 11520289; 17-10-2013, 18:19.

                Comment


                • #9
                  Trong sách của ông Morris Mano (một trong những người viết rất nhiều sách về thiết kế số) thì ông này có phân ra flip-flop chủ tớ và flip-flop kích cạnh là 2 loại khác nhau. Tuy nhiên thì đối với D flip-flop thì D flipflop chủ tớ và D flip-flop kích cạnh hoạt động tương tự nhau nên có thể dùng thay cho D flip-flop kích cạnh, nhưng đây là một "thiết kế tồi" vì nó làm gia tăng trễ.
                  Có thể bây giờ làm dối đi một chút cho có bài nộp vậy, dù sao với tốc độ gạt công tắc của chúng ta thì cũng chẳng ảnh hưởng mấy đến kết quả.:spiderman:
                  Tôi không hối tiếc những gì mình đã làm. Tôi chỉ hối tiếc những gì đã không làm khi có cơ hội!

                  Comment


                  • #10
                    Originally posted by 11520537 View Post
                    Cái bọn em cần là một "kỹ sư phần cứng" ở đó cơ.:funny: Và cái trước mắt là "sinh viên thực tập" ở đó.
                    được nhận vào làm chính thức ở Renesas dễ hơn là được nhận vào ... thực tập :sogood:
                    Một khẩu súng giữ hai trời Nam Bắc,
                    Một dấu chân in màu đất hai miền.

                    ------------------------------------------------------

                    Comment


                    • #11
                      Trong sách của ông Morris Mano (một trong những người viết rất nhiều sách về thiết kế số) thì ông này có phân ra flip-flop chủ tớ và flip-flop kích cạnh là 2 loại khác nhau. Tuy nhiên thì đối với D flip-flop thì D flipflop chủ tớ và D flip-flop kích cạnh hoạt động tương tự nhau nên có thể dùng thay cho D flip-flop kích cạnh, nhưng đây là một "thiết kế tồi" vì nó làm gia tăng trễ.
                      Bạn có thể cho mình xem cuốn sách đó được không????... Theo mình biết thì tất cả các flip-flop đều tích cực ở cạnh, còn Latch thì tích cực theo mức...

                      Khái niệm chủ-tớ là để chỉ cách ghép 2 con latch lại để hình thành 1 con flip-flop...

                      Còn vấn đề tạo 1 con flip-flip tích cực cạnh xuống thì thêm cổng not vào trước clk của con flip-flop là được rồi :beatbrick:
                      Last edited by 08520229; 20-10-2013, 11:21.
                      Một khẩu súng giữ hai trời Nam Bắc,
                      Một dấu chân in màu đất hai miền.

                      ------------------------------------------------------

                      Comment


                      • #12
                        Originally posted by 08520229 View Post
                        Bạn có thể cho mình xem cuốn sách đó được không????... Theo mình biết thì tất cả các flip-flop đều tích cực ở cạnh, còn Latch thì tích cực theo mức...

                        Khái niệm chủ-tớ là để chỉ cách ghép 2 con latch lại để hình thành 1 con flip-flop...

                        Còn vấn đề tạo 1 con flip-flip tích cực cạnh xuống thì thêm cổng not vào trước clk của con flip-flop là được rồi :beatbrick:
                        Thì tất nhiên thì Flip-flop tích cực cạnh, và việc ghép 2 con Latch để hình thành một con Flip-flop thì em không biết có áp dụng trong thực tế hay không ?, nhưng vấn đề em nói ở đây là nó tạo độ trễ, việc cho xung clock đi qua một cổng luận lý thì nó sẽ bị trễ, nên việc thêm cổng NOT trước đầu vào xung của 1 con Flip-flop kích cạnh lên để tạo Flip-flop kích cạnh xuống chỉ là một việc làm "cứu vát" tình thế.

                        Anh có thể tìm cuốn "Logic and Computer Design" để xác nhận về vấn đề này.
                        Tôi không hối tiếc những gì mình đã làm. Tôi chỉ hối tiếc những gì đã không làm khi có cơ hội!

                        Comment


                        • #13
                          Originally posted by 11520537 View Post
                          Thì tất nhiên thì Flip-flop tích cực cạnh, và việc ghép 2 con Latch để hình thành một con Flip-flop thì em không biết có áp dụng trong thực tế hay không ?, nhưng vấn đề em nói ở đây là nó tạo độ trễ, việc cho xung clock đi qua một cổng luận lý thì nó sẽ bị trễ, nên việc thêm cổng NOT trước đầu vào xung của 1 con Flip-flop kích cạnh lên để tạo Flip-flop kích cạnh xuống chỉ là một việc làm "cứu vát" tình thế.

                          Anh có thể tìm cuốn "Logic and Computer Design" để xác nhận về vấn đề này.


                          em có thể xem thêm ở đây, có schematic của cả hai loại filp-flop mà em nói. Em có thể so sánh hai dạng đó hơn/kém nhau thế nào (trong trường hợp có/không có tín hiệu set/clear). Có nhiều cách để hiện thực một con flip-flop, 2 cái này chỉ là basic nhất thôi. Thông thường với những người thiết kế ở mức cao thì ko quan tâm đến chuyện con flip-flop được thiết kế như thế nào cho lắm... nhưng nếu thiết kế ở dạng transitor thì phải xem xét kĩ

                          PS: http://bwrcs.eecs.berkeley.edu/Class...e22-Flops2.pdf ... mới tìm ra bản so sánh các loại flip-flop... em có thể tham khảo
                          Last edited by 08520229; 23-10-2013, 21:37.
                          Một khẩu súng giữ hai trời Nam Bắc,
                          Một dấu chân in màu đất hai miền.

                          ------------------------------------------------------

                          Comment

                          LHQC

                          Collapse
                          Working...
                          X